



集成电路设计工程 2025秋

Lecture 10 版图设计2 (DRC/LVS/PEX)

张奥扬


清华大学

2025年11月25日

Layout Basics




Layout Iteration Flow



3.1、Calibre DRC




- Calibre DRC验证的主要目的是检查集成电路的物理版图是否符合制造工艺的要求，它能够识别出可能导致生产失败的设计缺陷，如线宽、间距不合规，或者不正确的图层覆盖等；这确保了设计的可制造性，从而减少生产成本和时间；
- 对于tsmcN65nm工艺来说，主体的DRC分为两种：
 - (1) 非Design For Manufacture DRC，规则相对宽松，但也能满足制造要求；
 - (2) Design For Manufacture DRC，规则相对严格，能有效提高制造良率；
- 除上述主体DRC外，tsmcN65nm工艺还有两项DRC检查需要满足；
 - (1) Wire Bond DRC；（是关于对PAD图形样式的相关检查）
 - (2) ANT DRC；（是关于对图形天线效应的相关检查）→ **（不允许有任何Waive）**
- 主体DRC和Wire Bond DRC可以根据设计需要和流片厂家的共同许可进行部分检查Waive；




3.1、Calibre DRC

◆ Calibre→Run nmDRC...

1、设置DRC检查rule, 由工艺厂提供;



1、本次以
Calibre2021
版本为例;





2、设置DRC检查结果存放路径, 自定义路径;

3.1、Calibre DRC



◆ Calibre→Run nmDRC...

1、设置Layout的提取方式； 2、由Layout图形界面生成的网表文件；



1、本次以
Calibre2021
版本为例；


3、Layout名称； 4、Layout存在库的名称； 5、Layout的View Name； 6、Layout是否重新提取；

3.1、Calibre DRC




◆ Calibre→Run nmDRC...

1、DRC检查完成后生成的结果（网表文件）；



1、本次以
Calibre2021
版本为例；





2、勾选此设置，DRC错误会显示到子Cell里，不勾选会显示到当前Top层，建议不勾选；

3.1、Calibre DRC



◆ Calibre→Run nmDRC...




1、本次以
Calibre2021
版本为例；

1、在此设置Run DRC是单核跑还是多核跑，多核会提升跑DRC的检查速度；


3.1、Calibre DRC



◆ Calibre→Run nmDRC...



1、本次以
Calibre2021
版本为例；





1、如已生成DRC结果想再次在
图形界面查看可以点击此选项；

2、跑DRC的启动选项； 3、跑DRC时产生的Transcript；

3.1、Calibre DRC



◆ Calibre→Run nmDRC...




1、本次以
Calibre2021
版本为例；

1、设置DRC的Options：如DRC检查最大输出结果等；

3.1、Calibre DRC



◆ Calibre→Run nmDRC...




1、本次以
Calibre2021
版本为例；

1、在此可设置DRC的Runset：新建、Load、Save等；

3.1、Calibre DRC





◆ Calibre→Run nmDRC...



1、本次以
Calibre2021
版本为例；

- 1、DRC检查结果图形界面，可选中高亮到工作区进行修改；
- 2、如图说的是Nwell的面积要大于0.64um²；



3.2、Calibre LVS




- Calibre LVS验证是确保集成电路版图和原理图保持一致性的关键步骤。验证的目标是确保物理布局和电气原理图之间的一致性，这对于整个设计的可靠性至关重要。LVS验证涉及比较包括了门级的逻辑功能和物理器件的尺寸匹配，以确保最终的芯片在功能上与设计意图相符合。这是防止芯片生产过程中出现的微小错误，例如连接错误、器件缺失等错误导致电路故障的必要步骤；所以必须保证错误clean；

3.2、Calibre LVS




◆ Calibre→Run nmLVS...



1、本次以
Calibre2021
版本为例；

1、设置LVS检查rule，由工艺厂提供；




2、设置LVS检查结果存放路径，自定义路径；


3.2、Calibre LVS



◆ Calibre→Run nmLVS...



1、设置Layout的提取方式； 2、由Layout图形界面生成的网表文件；



7、Layout生成的.sp文件，用于和电路生成的.src.net文件进行比较；

1、本次以
Calibre2021
版本为例；



3、Layout名称； 4、Layout存在库的名称； 5、Layout的View Name； 6、Layout是否重新提取；

3.2、Calibre LVS



◆ Calibre→Run nmLVS...

1、设置Layout vs Netlist; 2、由Schematic图形界面生成的网表文件;



6、Schematic是否重新提取;

1、本次以
Calibre2021
版本为例;

3、Schematic名称;

4、Schematic存在库的名称;



5、Schematic的View Name;

3.2、Calibre LVS



◆ Calibre→Run nmLVS...

1、LVS检查完成后生成的结果（网表文件）；





1、本次以
Calibre2021
版本为例；

2、勾选此设置，LVS运行完成后启动RVE，建议勾选；

3.2、Calibre LVS



◆ Calibre→Run nmLVS...





1、本次以
Calibre2021
版本为例；

1、在此设置Run LVS是单核跑还是多核跑，多核会提升跑LVS的检查速度；

3.2、Calibre LVS



◆ Calibre→Run nmLVS...



1、本次以
Calibre2021
版本为例；



1、如已生成LVS结果想再次在图形界面查看可以点击此选项； 2、跑LVS的启动选项； 3、跑LVS时产生的Transcript；

3.2、Calibre LVS



◆ Calibre→Run nmLVS...

1、两个Abort设置，建议勾选，可优先处理Power/Ground net errors和Softcheck errors；Ignore layout...不勾选；





1、本次以
Calibre2021
版本为例；

2、设置LVS的Power/Ground nets：如VDD_Driver、VSS；

3.2、Calibre LVS



◆ Calibre→Run nmLVS...



1、本次以
Calibre2021
版本为例；



1、可在此设置最大LVS数目输出结果；

3.2、Calibre LVS



◆ Calibre→Run nmLVS...

1、识别所有Gate;



1、本次以
Calibre2021
版本为例;



1、勾选Filter Unused Device Options; 2、选择是否需要进行waive, 不waive不勾选;

3.2、Calibre LVS



◆ Calibre→Run nmLVS...

1、选择在Layout存在短路的情况下是否终止或者继续LVS检查；





1、本次以
Calibre2021
版本为例；

3.2、Calibre LVS



◆ Calibre→Run nmLVS...

1、设置ERC检查；



1、本次以
Calibre2021
版本为例；


2、ERC结果（网表文件）；

3、设置ERC错误最大输出结果；



3.2、Calibre LVS

- ERC简介;
- ERC全称为Electrical Rule Checking, 翻译为电气规则检查。检测的是GDS版图中是否存在电学连接问题, 属于PV (physical verification) 的一个项目。是后端signoff的检查项;



mnp/mppg: MOS connected to both power and ground;

floating.nxwell: nxwell_float is not connected to POWER;

floating.psub: psub is not connected to GROUND;

npvss150/ppvdd150: gate1_not_102 connected to GROUND;
gate1_not_102 connected to POWER;

npvss49/ppvdd49: ntap connected to GROUND;
ptap connected to POWER;



ERC pathcheck: 检查设计是否满足同时对电、对地的通路;

ERC 在一些情况下会进行误报, 是可以waive的, 这就需要设计者去逐项确认是否可以对某些ERC错误进行waive;

3.2、Calibre LVS



◆ Calibre→Run nmLVS... 1、在最终top层次一定要勾选Don't connect nets by name以避免出现断路；





1、本次以
Calibre2021
版本为例；

2、在模块级别可以根据需要勾选Connect nets by name，通过名字相同的Pin产生电气连接关系，但在物理层面实际还是断开的；

3.2、Calibre LVS



◆ Calibre→Run nmLVS...




1、本次以
Calibre2021
版本为例；

1、在此可设置LVS的Runset：新建、Load、Save等；

3.2、Calibre LVS



◆ Calibre→Run nmLVS...



1、本次以
Calibre2021
版本为例；

1、LVS出现“笑脸”方可认为检查通过，否则需根据所报错误进行修改，直至检查通过；

3.3、Calibre PEX




- PEX 是 Parasitic Extraction 的缩写，即寄生参数提取。在集成电路设计中，由于物理特性，器件和互连线之间会产生一些不必要的寄生参数，如寄生电阻、寄生电容和寄生电感等。这些寄生参数会影响电路的性能和功能，因此需要通过 PEX 技术来提取这些寄生参数，并将其纳入电路仿真中，以便准确评估电路的实际性能；

3.3、Calibre PEX




◆ Calibre→Run PEX...

1、设置PEX检查rule，由工艺厂提供；



1、本次以
Calibre2021
版本为例；




2、设置PEX检查结果存放路径，自定义路径；


3.3、Calibre PEX



◆ Calibre→Run PEX...



1、由Layout图形界面生成的网表文件；



1、本次以
Calibre2021
版本为例；


2、Layout名称；3、Layout存在库的名称；4、Layout的View Name；5、Layout是否重新提取；

3.3、Calibre PEX




◆ Calibre→Run PEX...

1、由Schematic图形界面生成的网表文件；



1、本次以
Calibre2021
版本为例；



2、Schematic名称；

3、Schematic存在库的名称；

4、Schematic的View Name；



5、Schematic是否
重新提取；

3.3、Calibre PEX



◆ Calibre→Run PEX...

1、填加PEX提取时所需的配置文件xcell；





1、本次以
Calibre2021
版本为例；

3.3、Calibre PEX



◆ Calibre→Run PEX... 1、选择Extraction Mode/Type; 2、PEX检查完成后生成的结果（网表文件）；





1、本次以
Calibre2021
版本为例；

3、Format: CALIBREVIEW; Use Names Form: SCHEMATIC

3.3、Calibre PEX



◆ Calibre→Run PEX...




1、本次以
Calibre2021
版本为例；

1、在此设置Run PEX是单核跑还是多核跑，多核会提升跑PEX的检查速度；


3.3、Calibre PEX



◆ Calibre→Run PEX...



1、本次以
Calibre2021
版本为例；



1、如已生成PEX结果想再次在
图形界面查看可以点击此选项；




2、跑PEX的启动选项； 3、跑PEX时产生的Transcript；

3.3、Calibre PEX



◆ Calibre→Run PEX...

- 1、这里的设置跟跑LVS的设置基本一样，根据需要自行选择；
- 2、PEX提取一定要在LVS已通过的条件下进行





1、本次以
Calibre2021
版本为例；

3.3、Calibre PEX



◆ Calibre→Run PEX...



1、本次以
Calibre2021
版本为例；


1、在此可设置PEX的Runset：新建、Load、Save等；

3.3、Calibre PEX

◆ Calibre→Run PEX...

2、设置
Calibre View Name;
Calibre View Type;
Create Terminals;
Device Placement;


1、本次以
Calibre2021
版本为例;



1、Run PEX后会出现所指界面，填加cellmap，点击OK;



3、ERRORs必须是0，WARNINGS需确认是否可以waive;




View	Lock	Owner	Modified	Size
calibre_RCCC		xbao	2025/11/21 15:14:19	309k
layout		xbao	2025/11/21 15:10:20	31k
schematic		xbao	2025/11/21 15:11:07	34k
symbol		xbao	2025/11/21 15:11:16	23k

4、后仿真Layout参数提取完成，生成calibre_RCCC文件;

3.3、Calibre PEX



◆ Calibre→Run PEX...



1、到此对于DRC、LVS、PEX的Calibre配置流程基本就介绍完毕了，大家可以实际操作一下！

1、本次以Calibre2021版本为例；

- 1、R：寄生电阻；
- 2、C：对地寄生电容；
- 3、CC：节点与节点之间的寄生电容；



谢谢大家!